Semasa Persidangan Antarabangsa Peranti Elektron (IEDM) baru-baru ini di San Francisco, Amerika Syarikat, TSMC, pembuat dan pengeluar semikonduktor Taiwan, menyenaraikan rencana produknya untuk semikonduktor dan nod proses generasi seterusnya. Dalam rancangannya, ia menyatakan matlamat untuk menghasilkan pelbagai reka bentuk chiplet bersusun 3D yang mempunyai sekurang-kurangnya satu trilion transistor dalam satu pakej cip tunggal.
TSMC juga menyebut tentang rancangannya untuk menghasilkan transistor dalam litografi die 1nm menjelang 2030 tetapi ia akan bergerak dengan kelajuan pengeluaran yang teratur, dengan pengeluaran dijangkakan bermula pada akhir 2025. Menjelang 2028, ia akan bergerak ke proses A14 1.4nm, sebelum akhirnya mencapai matlamat 1nm yang tersohor. Untuk masa ini, pengeluar akan terus membangunkan nod 2nm N2 dan N2P.
Di sisi yang berkaitan, TSMC dan CEO-nya berkata dalam panggilan pendapatan bahawa mereka yakin bahawa nod proses mereka akan jauh lebih baik daripada nod Intel, malah mereka secara rasminya mengesahkan bahawa penambahbaikan teknologi N3P dan nod pengeluaran kelas 3nm mereka akan berfungsi jauh lebih baik daripada nod 18A milik Intel.
Tidak menghairankan, Pat Gelsinger dari Intel merasa tersinggung dengan kenyataan tersebut, malah dia mengeluarkan kenyataan balas bahawa nod proses 18A mereka akan mengungguli litografi die 2nm milik TSMC, walaupun syarikat ciptaan ini akan melancarkan cip mereka satu tahun lebih awal.
(Sumber: Techspot)
Source link
